(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(1) - 新出顯公開番号

特開平11-239051

(43)公開日 平成11年(1999)8月31日

(51) Int.Cl.8

識別記号

H 0 3 K 19/0185 G 1 1 C 11/417 FΙ

H03K 19/00 G11C 11/34

101E

305

審査請求 有 請求項の数7 OL 外国語出顧 (全 37 頁)

(21)出願番号

(22)出願日

特願平9-355843

平成9年(1997)12月24日

(71) 出額人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 野田 一百

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 弁理士 丸山 隆夫


(54) 【発明の名称】 電圧変換パッファ回路

(57) 【要約】

【課題】 従来の電圧変換バッファ回路においては、レベルシフターフリップフロップ部のpチャンネルMOSトランジスタとnチャンネルMOSトランジスタとの間に意図的に設定された駆動性能のアンバランスのために、出力端子における一方の信号変化が極めて低速になり、この間のON電流が大きくなるなどの課題があった。

【解決手段】 遅延ブロック4とレベルシフターフリップフロップ部2において駆動性能を弱く設定されたトランジスタM3, M5と同じ型の複数のトランジスタM7, M8とを有し、駆動性能の弱い方のトランジスタM3, M5の駆動性能を補助し、前記アンバランスによって弱く設定されたレベルシフターフリップフロップ部2の弱い方のフリップフロップ動作を補助する遅延駆動部3を備えるようにした。





Best Available Copy

1

【特許請求の範囲】

【請求項1】 データ信号を反転する反転部と、

2個のpチャンネルトランジスタと2個のnチャンネルトランジスタとを有して前記pチャンネルトランジスタと前記nチャンネルトランジスタとの間に駆動性能のアンバランスが導入された電流ミラーフリップフロップラッチ回路より構成され、前記データ信号と前記反転されたデータ信号とを同時に入力し、前記反転されたデータ信号の電圧レベルを変換し、そのレベル変換された反転データ信号を出力するレベルシフターフリップフロップ部と、

遅延ブロックと前記レベルシフターフリップフロップ部において駆動性能を弱く設定されたトランジスタと同じ型の複数のトランジスタとを有し、前記レベルシフターフリップフロップ部の駆動性能の弱い方のトランジスタの駆動性能を補助し、前記アンバランスによって弱く設定された前記レベルシフターフリップフロップ部の弱い方のフリップフロップ動作を補助する遅延駆動部とを備えた電圧変換バッファ回路。

【請求項2】 前記アンバランスが、前記レベルシフタ 20 ーフリップフロップ部において前記nチャンネルトラン ジスタの駆動性能が前記pチャンネルトランジスタの駆 動性能より強くなるように導入されており、

前記レベルシフターフリップフロップ部は、

そのゲートが前記反転されたデータ信号を入力し、その ソースが接地された第1のnチャンネルトランジスタ と、

そのゲートが前記データ信号を入力し、そのソースが接地された第2のnチャンネルトランジスタと、

そのソースが前記反転されたデータ信号の前記電圧レベ 30 ルの変換のための電源電圧を供給され、そのゲートが前記第2のnチャンネルトランジスタのドレインと前記電圧変換バッファ回路の出力端子とに接続され、そのドレインが前記第1のnチャンネルトランジスタのドレインに接続された第1のpチャンネルトランジスタと、

そのソースが前記反転されたデータ信号の前記電圧レベルの変換のための電源電圧を供給され、そのゲートが前記第1のnチャンネルトランジスタのドレインに接続され、そのドレインが前記第2のnチャンネルトランジスタのドレインに接続された第2のpチャンネルトランジ 40 スタとを有し、

前記遅延駆動部は、

そのソースが前記反転されたデータ信号の前記電圧レベルの変換のための電源電圧を供給され、そのゲートが前記第2のpチャンネルトランジスタのゲートに接続された第3のpチャンネルトランジスタと、

そのソースが前記第3のpチャンネルトランジスタのドレインに接続され、そのドレインが前記電圧変換バッファ回路の前記出力端子と前記第2のpチャンネルトランジスタおよび前記第2のnチャンネルトランジスタのド

レインに接続された第4 **キャンネルトランジスタ**

前記電圧変換バッファ回路の前記出力端子と前記第4の pチャンネルトランジスタのゲートとの間に接続され、 前記レベル変換された反転データ信号を所定の遅延時間 遅延させて前記第4のpチャンネルトランジスタのゲー トに伝達する遅延ブロックとを有することを特徴とする 請求項1記載の電圧変換バッファ回路。

【請求項3】 前記遅延時間は、前記レベルシフターフ 10 リップフロップ部の前記弱い方のフリップフロップ動作 に必要な時間より長く設定されていることを特徴とする 請求項2記載の電圧変換バッファ回路。

【請求項4】 前記反転部がCMOSにより構成されていることを特徴とする請求項2記載の電圧変換バッファ 回路。

【請求項5】 前記アンバランスが、前記レベルシフターフリップフロップ部において前記pチャンネルトランジスタの駆動性能が前記nチャンネルトランジスタの駆動性能より強くなるように導入されており、

20 前記レベルシフターフリップフロップ部は、

そのゲートが前記反転されたデータ信号を入力し、そのソースが前記反転されたデータ信号の前記電圧レベルの変換のための電源電圧を供給された第1のpチャンネルトランジスタと、

そのゲートが前記データ信号を入力し、そのソースが前記反転されたデータ信号の前記電圧レベルの変換のための電源電圧を供給された第2のpチャンネルトランジスタと、

そのソースが接地され、そのドレインが前記第1のpチャンネルトランジスタのドレインに接続され、そのゲートが前記第2のpチャンネルトランジスタのドレインと前記電圧変換バッファ回路の出力端子とに接続された第1のnチャンネルトランジスタと、

そのソースが接地され、そのドレインが前記第2のpチャンネルトランジスタのドレインに接続され、そのゲートが前記第1のpチャンネルトランジスタのドレインに接続された第2のnチャンネルトランジスタとを有し、前記遅延駆動部は、

そのソースが接地され、そのゲートが前記第2のnチャンネルトランジスタのゲートに接続された第3のnチャンネルトランジスタと、

そのソースが前記第3のnチャンネルトランジスタのドレインに接続され、そのドレインが前記電圧変換バッファ回路の前記出力端子と前記第2のpチャンネルトランジスタおよび前記第2のnチャンネルトランジスタのドレインに接続された第4のnチャンネルトランジスタと、

前記電圧変換バッファ回路の前記出力端子と前記第4の nチャンネルトランジスタのゲートとの間に接続され、 前記レベル変換された反転データ信号を所定の遅延時間

Best Available Copy

遅延させて前記第4のnチャンネルトランジスタのゲートに伝達する遅延ブロックとを有することを特徴とする 請求項1記載の電圧変換バッファ回路。

【請求項6】 前記遅延時間は、前記レベルシフターフリップフロップ部の前記弱い方のフリップフロップ動作に必要な時間より長く設定されていることを特徴とする請求項5記載の電圧変換バッファ回路。

【請求項7】 前記反転部がCMOSにより構成されていることを特徴とする請求項5記載の電圧変換バッファ回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、入力データ信号の反転を行うCMOS(Complemantary MOS)インバータとその反転された入力データ信号の電圧レベルの変換を行う電流ミラーフリップフロップラッチ回路とを備えた電圧変換バッファ回路に関し、特に、前記入力データ信号のHIGHからLOWへのデータ変化およびLOWからHIGHへのデータ変化の両方に対する前記電流ミラーフリップフロップラッチ回路の高速 20なフリップフロップ動作を実現する電圧変換バッファ回路に関するものである。

[0002]

【従来の技術】図5は、一般に用いられている従来の電 圧変換バッファ回路を示す回路図である。この従来の電 圧変換バッファ回路は、反転部1とレベルシフターフリ ップフロップ部2とを備えて構成されている。

【0003】反転部1は、pチャンネルMOSトランジ スタM1とnチャンネルMOSトランジスタM2で構成 されたCMOSインバータである。電圧変換バッファ回 30 路の入力端子(IN)はpチャンネルMOSトランジス タM1とnチャンネルMOSトランジスタM2の各ゲー トに接続され、pチャンネルMOSトランジスタM1の ソースには電源電圧VCC1が供給され、 nチャンネル MOSトランジスタM2のソースは接地されている。そ して、pチャンネルMOSトランジスタM1とnチャン ネルMOSトランジスタM2のドレイン同士が接続さ れ、この反転部1の出力がレベルシフターフリップフロ ップ部2のnチャンネルMOSトランジスタM4のゲー トに供給されている。電圧変換バッファ回路の入力端子 40 (IN) はまた、レベルシフターフリップフロップ部2 のnチャンネルMOSトランジスタM6のゲートにも接 続されている。

【0004】レベルシフターフリップフロップ部2はp チャンネルMOSトランジスタM3、nチャンネルMO SトランジスタM4、pチャンネルMOSトランジスタ M5、およびnチャンネルMOSトランジスタM6によ りなる電流ミラーフリップフロップラッチ回路である。 前記電源電圧VCC1とは独立の電源電圧VCC2がp チャンネルMOSトランジスタM3およびM5の各ソー 50

スに供給されており、こ。 の各ゲートは、nチャンネルMOSトランジスタM6およびM4の各ドレインにそれぞれ接続されている。pチャンネルMOSトランジスタM4の各ドレインは互いに接続されている。pチャンネルMOSトランジスタM5とnチャンネルMOSトランジスタM6の各ドレインも同様に互いに接続されており、これらは電圧変換バッファ回路の出力端子(OUT)に接続されている。nチャンネルMOSトランジスタM4およびM6の各ソースは接地されている。

【0005】以下において、図5の従来の電圧変換バッファ回路の動作について説明する。

【0006】入力端子(IN)がHIGHレベルのとき、pチャンネルMOSトランジスタM1のゲートはOFF、nチャンネルMOSトランジスタM2のゲートはONとなり、これにより反転部1の出力はLOWレベルに保持される。従って、nチャンネルMOSトランジスタM4およびM6はそれぞれOFFおよびONとなり、これにより出力端子(OUT)はLOWレベル(OV)となる。

【0007】入力端子(IN)がLOWレベルのとき、pチャンネルMOSトランジスタM1のゲートはON、nチャンネルMOSトランジスタM2のゲートはOFFとなり、これにより反転部1の出力はHIGHレベルに保持される。従って、nチャンネルMOSトランジスタM4およびM6はそれぞれONおよびOFFとなる。従ってpチャンネルMOSトランジスタM5のゲートはLOWレベルでONとなり、これにより出力端子(OUT)はHIGHレベル(VCC2)となる。

【0008】上記のように、入力端子(IN)における 入力データ信号は反転部1により反転され、その反転さ れたデータ信号のレベルは、レベルシフターフリップフ ロップ部2により電源電圧VCC2に従って変換される。

【0009】入力端子(IN)においてLOWからHIGHまたはHIGHからLOWへのデータ変化が生じた場合、レベルシフターフリップフロップ部2においてフリップフロップ動作が起こり、出力端子(OUT)においてHIGHからLOWまたはLOWからHIGHへのデータ変化がそれぞれ生じる。

【0010】しかし、レベルシフターフリップフロップ 部2におけるpチャンネルMOSトランジスタとnチャンネルMOSトランジスタの駆動性能が等しい場合(すなわちバランス状態にある場合)には、レベルシフターフリップフロップ部2のフリップフロップ動作は起こりにくく長時間を要することとなり、場合によってはフリップフロップが起こらない可能性も生じる。このため、レベルシフターフリップフロップ部2の設計においては、そのpチャンネルMOSトランジスタとnチャンネルMOSトランジスタの駆動性能の間に意図的にアンバ

ランスが導入される。図5の例では、レベルシフターフ リップフロップ部2におけるnチャンネルMOSトラン ジスタの駆動性能がpチャンネルMOSトランジスタの 駆動性能より強くなるような設計が意図的に行われてい る。MOSトランジスタの駆動性能は、具体的にはMO Sトランジスタのソースードレイン電流の量に関係して おり、駆動性能はそのMOSトランジスタのゲート幅お よびゲート長に依存する。MOSトランジスタのゲート 幅が広くなるほど、駆動性能は高くなる。 n チャンネル MOSトランジスタとpチャンネルMOSトランジスタ とを比較すると、ゲート幅が同一の場合の駆動性能はn チャンネルMOSトランジスタの方がpチャンネルMO Sトランジスタより一般に高く、従って、pチャンネル MOSトランジスタの駆動性能をnチャンネルMOSト ランジスタの駆動性能と等しくするためには、pチャン ネルMOSトランジスタとnチャンネルMOSトランジ スタのゲート幅がほぼ2:1 (例えば、10μmと5μ m) に設定される。従って、レベルシフターフリップフ ロップ部2におけるnチャンネルMOSトランジスタの 駆動性能をpチャンネルMOSトランジスタの駆動性能 より高く設定するためには、pチャンネルMOSトラン が例えば6μmと5μmに設定される。

【0011】このように、nチャンネルMOSトランジスタM4およびM6の駆動性能をpチャンネルMOSトランジスタM3およびM5の駆動性能より高くするようなアンバランスが導入された場合、出力端子(OUT)におけるHIGHからLOWへのスムーズで高速なデータ変化が可能となり、HIGHからLOWへのデータ変化(フリップフロップ動作)の間のON電流が低減される。

【0012】しかし、上記の(nチャンネルMOSトランジスタがpチャンネルMOSトランジスタより強い)アンバランスは、その結果として、入力端子(IN)におけるHIGHからLOWへのデータ変化に対するレベルシフターフリップフロップ部2の出力端子(OUT)におけるデータ変化を非常に低速にしてしまうこととなる。すなわち図6に示すように、出力端子(OUT)におけるLOWからHIGHへのデータ変化がうまく起こらない場合も生じうる。

[0013]

【発明が解決しようとする課題】上記のように、レベルシフターフリップフロップ部2のpチャンネルMOSトランジスタM3およびM5とnチャンネルMOSトランジスタM4およびM6との間に意図的に設定されたアンバランスのために、反転部1の入力端子(IN)においてHIGHからLOWへの入力データの変化が生じた場合、出力端子(OUT)におけるLOWからHIGHへ 50

の信号変化が図6に示した。うに極めて低速になってこのフリップフロップ動作の間のON電流が大きくなってしまい、またはこの出力端子(OUT)におけるLOWからHIGHへのデータ変化がうまく起こらない場合も生じるなどの課題があった。

【0014】この発明は上記課題を解決するためのものであり、駆動性能のアンバランスを導入した電圧変換バッファ回路における固有の問題を解決し、入力データ信号のHIGHからLOWへの変化およびLOWからHIGHへの変化の両方に対して、レベルシフターフリップフロップ部2の高速フリップフロップ動作を実現する電圧変換バッファ回路を提供することを目的とする。

[0015]

【課題を解決するための手段】請求項1記載の電圧変換 バッファ回路は、データ信号を反転する反転部と、2個 のpチャンネルトランジスタと2個のnチャンネルトラ ンジスタとを有して前記pチャンネルトランジスタと前 記nチャンネルトランジスタとの間に駆動性能のアンバ ランスが導入された電流ミラーフリップフロップラッチ 回路より構成され、前記データ信号と前記反転されたデ ータ信号とを同時に入力し、前記反転されたデータ信号 の電圧レベルを変換し、そのレベル変換された反転デー タ信号を出力するレベルシフターフリップフロップ部 と、遅延ブロックと前記レベルシフターフリップフロッ プ部において駆動性能を弱く設定されたトランジスタと 同じ型の複数のトランジスタとを有し、前記レベルシフ ターフリップフロップ部の駆動性能の弱い方のトランジ スタの駆動性能を補助し、前記アンバランスによって弱 く設定された前記レベルシフターフリップフロップ部の 弱い方のフリップフロップ動作を補助する遅延駆動部と を備えたものである。

【0016】請求項2記載の電圧変換バッファ回路は、 前記請求項2記載の電圧変換バッファ回路において、前 記アンバランスが、前記レベルシフターフリップフロッ プ部において前記nチャンネルトランジスタの駆動性能 が前記pチャンネルトランジスタの駆動性能より強くな るように導入されており、前記レベルシフターフリップ フロップ部が、そのゲートが前記反転されたデータ信号 を入力し、そのソースが接地された第1のnチャンネル トランジスタと、そのゲートが前記データ信号を入力 し、そのソースが接地された第2のnチャンネルトラン ジスタと、そのソースが前記反転されたデータ信号の前 記電圧レベルの変換のための電源電圧を供給され、その ゲートが前記第2のnチャンネルトランジスタのドレイ ンと前記電圧変換バッファ回路の出力端子とに接続さ れ、そのドレインが前記第1のnチャンネルトランジス タのドレインに接続された第1のpチャンネルトランジ スタと、そのソースが前記反転されたデータ信号の前記 電圧レベルの変換のための電源電圧を供給され、そのゲ ートが前記第1のnチャンネルトランジスタのドレイン

10

[0022]

7

に接続され、そのドレインが前記第2のnチャンネルト ランジスタのドレインに接続された第2のpチャンネル トランジスタとを有し、前記遅延駆動部が、そのソース が前記反転されたデータ信号の前記電圧レベルの変換の ための電源電圧を供給され、そのゲートが前記第2のp チャンネルトランジスタのゲートに接続された第3のp チャンネルトランジスタと、そのソースが前記第3のp チャンネルトランジスタのドレインに接続され、そのド レインが前記電圧変換バッファ回路の前記出力端子と前 記第2のpチャンネルトランジスタおよび前記第2のn チャンネルトランジスタのドレインに接続された第4の pチャンネルトランジスタと、前記電圧変換バッファ回 路の前記出力端子と前記第4のpチャンネルトランジス タのゲートとの間に接続され、前記レベル変換された反 転データ信号を所定の遅延時間遅延させて前記第4のp チャンネルトランジスタのゲートに伝達する遅延ブロッ クとを有するものである。

【0017】請求項3記載の電圧変換バッファ回路は、 請求項2記載の電圧変換バッファ回路において、前記遅 延時間が、前記レベルシフターフリップフロップ部の前 20 記弱い方のフリップフロップ動作に必要な時間より長く 設定されているものである。

【0018】請求項4記載の電圧変換バッファ回路は、 請求項2記載の電圧変換バッファ回路において、前記反 転部がCMOSにより構成されているものである。

【0019】請求項5記載の電圧変換バッファ回路は、 請求項1記載の電圧変換バッファ回路において、前記ア ンバランスが、前記レベルシフターフリップフロップ部 において前記pチャンネルトランジスタの駆動性能が前 記nチャンネルトランジスタの駆動性能より強くなるよ うに導入されており、前記レベルシフターフリップフロ ップ部が、そのゲートが前記反転されたデータ信号を入 力し、そのソースが前記反転されたデータ信号の前記電 圧レベルの変換のための電源電圧を供給された第1のp チャンネルトランジスタと、そのゲートが前記データ信 号を入力し、そのソースが前記反転されたデータ信号の 前記電圧レベルの変換のための電源電圧を供給された第 2のpチャンネルトランジスタと、そのソースが接地さ れ、そのドレインが前記第1のpチャンネルトランジス タのドレインに接続され、そのゲートが前記第2のpチ ャンネルトランジスタのドレインと前記電圧変換バッフ ア回路の出力端子とに接続された第1のnチャンネルト ランジスタと、そのソースが接地され、そのドレインが 前記第2のpチャンネルトランジスタのドレインに接続 され、そのゲートが前記第1の p チャンネルトランジス タのドレインに接続された第2のnチャンネルトランジ スタとを有し、前記遅延駆動部が、そのソースが接地さ れ、そのゲートが前記第2のnチャンネルトランジスタ のゲートに接続された第3のnチャンネルトランジスタ と、そのソースが前記第3のnチャンネルトランジスタ のドレインに接続され、 ドレインが前記電圧変換バッファ回路の前記出力端子と前記第2のpチャンネルトランジスタおよび前記第2のnチャンネルトランジスタのドレインに接続された第4のnチャンネルトランジスタと、前記電圧変換バッファ回路の前記出力端子と前記第4のnチャンネルトランジスタのゲートとの間に接続され、前記レベル変換された反転データ信号を所定の遅延時間遅延させて前記第4のnチャンネルトランジスタのゲートに伝達する遅延ブロックとを有するものである。

【0020】請求項6記載の電圧変換バッファ回路は、 請求項5記載の電圧変換バッファ回路において、前記遅 延時間が、前記レベルシフターフリップフロップ部の前 記弱い方のフリップフロップ動作に必要な時間より長く 設定されているものである。

【0021】請求項7記載の電圧変換バッファ回路は、 請求項5記載の電圧変換バッファ回路において、前記反 転部がCMOSにより構成されているものである。

【発明の実施の形態】次に、本発明の実施の形態につい て図面を参照して詳細に説明する。

【0023】実施の形態1.図1は本発明の実施の形態1による電圧変換バッファ回路を示す回路図である。図1の電圧変換バッファ回路は、図5に示した従来の電圧変換バッファ回路と同様に反転部1とレベルシフターフリップフロップ部2とを備えるとともに、これに加えて遅延駆動部3を備えている。遅延駆動部3は、pチャンネルプルアップMOSトランジスタM7およびM8、および遅延ブロック4により構成されている。遅延ブロック4は図2に示すように複数の反転ゲートによる鎖により構成されている。なお、この各反転ゲートは、反転部1と同様のCMOS(pチャンネルMOSトランジスタとnチャンネルMOSトランジスタとnチャンネルMOSトランジスタ)インバータにより構成することができる。

【0024】反転部1はpチャンネルMOSトランジスタM1とnチャンネルMOSトランジスタM2によりなるCMOSインバータである。電圧変換バッファ回路の入力端子(IN)がpチャンネルMOSトランジスタM1とnチャンネルMOSトランジスタM2の各ゲートに接続され、pチャンネルMOSトランジスタM1のソースには電源電圧VCC1が供給され、nチャンネルMOSトランジスタM2のソースは接地されている。pチャンネルMOSトランジスタM1とnチャンネルMOSトランジスタM1とnチャンネルMOSトランジスタM1とnチャンネルMOSトランジスタM4のゲートに供給されている。電圧変換バッファ回路の入力端子(IN)はまた、レベルシフターフリップフロップ部2のnチャンネルMOSトランジスタM6のゲートにも接続されている。

【0025】レベルシフターフリップフロップ部2はp チャンネルMOSトランジスタM3、nチャンネルMO SトランジスタM4、pチャンネルMOSトランジスタ M5、およびnチャンネルMOSトランジスタM6によ りなる電流ミラーフリップフロップラッチ回路である。 前記電源電圧VCC1とは独立の電源電圧VCC2がp チャンネルMOSトランジスタM3およびM5の各ソー スに供給されており、これらの各ゲートは、nチャンネ ルMOSトランジスタM6およびM4の各ドレインにそ れぞれ接続されている。pチャンネルMOSトランジス タM3とnチャンネルMOSトランジスタM4の各ドレ インは互いに接続されている。pチャンネルMOSトラ ンジスタM5とnチャンネルMOSトランジスタM6の 各ドレインも同様に互いに接続されており、これらは電 圧変換バッファ回路の出力端子(OUT)に接続されて いる。nチャンネルMOSトランジスタM4およびM6 の各ソースは接地されている。

【0026】ここで、レベルシフターフリップフロップ 部2におけるpチャンネルMOSトランジスタとnチャ ンネルMOSトランジスタの駆動性能が等しい (バラン ス状態)とすると、レベルシフターフリップフロップ部 2のフリップフロップ動作は起こりにくく長時間を要す ることとなり、場合によってはフリップフロップが起こ らない可能性も生じる。このため、レベルシフターフリ ップフロップ部2のpチャンネルMOSトランジスタの 駆動性能とnチャンネルMOSトランジスタの駆動性能 の間に意図的にアンバランスが導入されており、nチャ ンネルMOSトランジスタM4およびM6の駆動性能が pチャンネルMOSトランジスタM3およびM5の駆動 性能より強くなるような設計が意図的に行われている。 MOSトランジスタの駆動性能は、具体的にはMOSト ランジスタのソースードレイン電流の量に関係してお り、駆動性能はそのMOSトランジスタのゲート幅およ びゲート長に依存する。MOSトランジスタのゲート幅 が広くなるほど、駆動性能は高くなる。nチャンネルM OSトランジスタとpチャンネルMOSトランジスタと を比較すると、ゲート幅が同一の場合の駆動性能はnチ ヤンネルMOSトランジスタの方がpチャンネルMOS トランジスタより一般に高く、従って、pチャンネルM OSトランジスタの駆動性能をnチャンネルMOSトラ ンジスタの駆動性能と等しくするためには、pチャンネ ルMOSトランジスタとnチャンネルMOSトランジス タのゲート幅がほぼ2:1 (例えば、10μmと5μ m) に設定される。従って、この実施の形態1において は、レベルシフターフリップフロップ部2における pチ ヤンネルMOSトランジスタとnチャンネルMOSトラ ンジスタの各ゲート幅を例えば6μmと5μmに設定す ることにより、nチャンネルMOSトランジスタM4お よびM6の駆動性能をpチャンネルMOSトランジスタ M3およびM5の駆動性能より高く設定している。

【0027】遅延駆動品・大おいて、pチャンネルMO SトランジスタM7のソースには前記電源電圧VCC2 が供給され、pチャンネルMOSトランジスタM7のゲ ートはpチャンネルMOSトランジスタM5のゲートと 接続され、pチャンネルMOSトランジスタM7のドレ インはpチャンネルMOSトランジスタM8のソースと 接続されている。 pチャンネルMOSトランジスタM8 のドレインは、レベルシフターフリップフロップ部2の 出力(すなわちpチャンネルMOSトランジスタM5と nチャンネルMOSトランジスタM6のドレイン間接 点)と電圧変換バッファ回路の出力端子(OUT)とに 接続されている。遅延ブロック4は、レベルシフターフ リップフロップ部2の出力をpチャンネルMOSトラン ジスタM8のゲートに所定の遅延時間だけ遅延させて伝 達するために、出力端子(OUT)とpチャンネルMO SトランジスタM8のゲートとの間に配置されている。 【0028】以下において、図1の電圧変換バッファ回 路の動作について説明する。

【0029】入力端子(IN)がHIGHレベルのと き、pチャンネルMOSトランジスタM1のゲートはO FF、nチャンネルMOSトランジスタM2のゲートは ONとなり、これにより反転部1の出力はLOWレベル に保持される。従って、nチャンネルMOSトランジス タM4およびM6はそれぞれOFFおよびONとなり、 これにより出力端子(OUT)はLOWレベル(OV) となる。入力端子(IN)がLOWレベルのとき、pチ ヤンネルMOSトランジスタM1のゲートはON、nチ ャンネルMOSトランジスタM2のゲートはOFFとな り、これにより反転部1の出力はHIGHレベルに保持 される。従って、nチャンネルMOSトランジスタM4 およびM6はそれぞれONおよびOFFとなる。従って pチャンネルMOSトランジスタM5のゲートはLOW レベルでONとなり、これにより出力端子 (OUT) は HIGHレベル(VCC2)となる。上記のように、入 力端子(IN)における入力データ信号は反転部1によ り反転され、その反転されたデータ信号のレベルは、レ ベルシフターフリップフロップ部2により電源電圧VC C2に従って変換される。

【0030】入力端子(IN)においてLOWからHIGHへのデータ変化が起こった場合、nチャンネルMOSトランジスタM2がONに変わり、これによりnチャンネルMOSトランジスタM4のゲートがOFFとなる。同時に、nチャンネルMOSトランジスタM6がONとなり、これにより出力端子(OUT)がLOWとなる。同時に、pチャンネルMOSトランジスタM3がONとなり、これにより図1中のノードAがHIGHレベルとなる。これによりpチャンネルMOSトランジスタM5およびM7が共にOFFとなる。その後、出力端子(OUT)のLOWレベルが遅延ブロック4を介して伝達され、pチャンネルMOSトランジスタM8がONと

10

20

40

なる。上記のように、図5に示した従来の電圧変換バッファ回路の場合と同様にして、入力端子(IN)におけるLOWからHIGHへのデータ変化に伴い、出力端子(OUT)におけるHIGHからLOWへのデータ変化が生じる。

【0031】入力端子 (IN) においてHIGHからL OWへのデータ変化が起こった場合、pチャンネルMO SトランジスタM1がONに変わり、nチャンネルMO SトランジスタM2およびM6がOFFに変わる。従っ て、pチャンネルMOSトランジスタM1がnチャンネ ルMOSトランジスタM4をONとし、これによりpチ ャンネルMOSトランジスタM5およびM7がONとな る。なお、この時にのみ、pチャンネルMOSトランジ スタM5, M7およびM8がすべて同時にONとなる。 この時、pチャンネルMOSトランジスタM5, M7お よびM8の結合された駆動性能により、出力端子(OU T) が極めて高速にHIGHレベルに引き上げられる。 その後、出力端子(OUT)のHIGHレベルが遅延ブ ロック4を介して伝達され、pチャンネルMOSトラン ジスタM8がOFFとなる。上記のように、入力端子 (IN) におけるHIGHからLOWへのデータ変化に 伴う出力端子(OUT)におけるLOWからHIGHへ のデータ変化は、図5に示した従来の電圧変換バッファ 回路の場合と比較して、図3に示すように大きく髙速化 される。

【0032】上述のように、この実施の形態1によれば、反転部1と、nチャンネルMOSトランジスタM4およびM6の駆動性能がpチャンネルMOSトランジスタM3およびM5の駆動性能より高くなるようなアンバランスが導入されたレベルシフターフリップフロップ部2とを備えた、アンバランス化された電圧変換バッファ回路において、遅延ブロック4と、LOWからHIGHへの出力データ変化を補助するためのpチャンネルプルアップMOSトランジスタM7およびM8とを有した、遅延駆動部3を設けることにより、出力端子(OUT)におけるLOWからHIGHへのデータ変化が極めて高速なものとなり、これにより、入力データ信号のHIGHからLOW、およびLOWからHIGHの両方のデータ変化に対しての、レベルシフターフリップフロップ部2の高速なフリップフロップ動作が実現される。

【0033】実施の形態2.図4は本発明の実施の形態2による電圧変換バッファ回路を示す回路図である。図4の電圧変換バッファ回路は、反転部1と、レベルシフターフリップフロップ部2'と、遅延駆動部3'とを備えている。遅延駆動部3'は、nチャンネルプルダウンMOSトランジスタM17およびM18、および遅延ブロック4により構成されている。遅延ブロック4は実施の形態1のものと同様に複数の反転ゲートによる鎖により構成されている。

【0034】反転部1は、実施の形態1のものと同様の 50

構成によるCMOSインタである。この実施の形態2においては、反転部1の出力は、レベルシフターフリップフロップ部2'のpチャンネルMOSトランジスタM13のゲートに供給されている。電圧変換バッファ回路の入力端子(IN)はまた、レベルシフターフリップフロップ部2'のpチャンネルMOSトランジスタM15のゲートにも接続されている。

【0035】レベルシフターフリップフロップ部2'は pチャンネルMOSトランジスタM13、nチャンネル MOSトランジスタM14、pチャンネルMOSトラン ジスタM15、およびnチャンネルMOSトランジスタ M16によりなる電流ミラーフリップフロップラッチ回 路である。反転部1の電源電圧VCC1とは独立の電源 電圧VCC2がpチャンネルMOSトランジスタM13 およびM15の各ソースに供給されている。このpチャ ンネルMOSトランジスタM13およびM15の各ゲー トには上記のように反転部1の出力および入力がそれぞ れ供給されている。 pチャンネルMOSトランジスタM 13とnチャンネルMOSトランジスタM14の各ドレ インは互いに接続されている。pチャンネルMOSトラ ンジスタM15とnチャンネルMOSトランジスタM1 6の各ドレインも同様に互いに接続されており、これら は電圧変換バッファ回路の出力端子(OUT)に接続さ れている。nチャンネルMOSトランジスタM14およ びM16の各ゲートは、pチャンネルMOSトランジス タM15およびM13の各ドレインとそれぞれ接続され ている。nチャンネルMOSトランジスタM14および M16の各ソースは接地されている。

【0036】なお、この実施の形態2でも実施の形態1と同様にレベルシフターフリップフロップ部2'のMOSトランジスタの駆動性能にアンバランスが導入されており、実施の形態2においては、意図的に p チャンネルMOSトランジスタM13およびM15の駆動性能が n チャンネルMOSトランジスタM14およびM16の駆動性能より高くなるように設計されている。具体的には、 p チャンネルMOSトランジスタと n チャンネルMOSトランジスタのゲート幅を例えば10μmと3μmに設定することにより、このようなアンバランスを実現することが可能である。

【0037】遅延駆動部3'において、nチャンネルMOSトランジスタM17のソースは接地され、nチャンネルMOSトランジスタM17のゲートはnチャンネルMOSトランジスタM17のゲートと接続され、nチャンネルMOSトランジスタM17のドレインはnチャンネルMOSトランジスタM18のソースと接続されている。nチャンネルMOSトランジスタM18のドレインは、レベルシフターフリップフロップ部2'の出力(すなわちpチャンネルMOSトランジスタM15とnチャンネルMOSトランジスタM16のドレイン間接点)と電圧変換バッファ回路の出力端子(OUT)とに接続さ

れている。遅延ブロック4は、レベルシフターフリップフロップ部2'の出力をnチャンネルMOSトランジスタM18のゲートに所定の遅延時間だけ遅延させて伝達するために、出力端子(OUT)とnチャンネルMOSトランジスタM18のゲートとの間に配置されている。【0038】以下において、図4の電圧変換バッファ回路の動作について説明する。

【0039】入力端子(IN)がHIGHレベルのとき、pチャンネルMOSトランジスタM1のゲートはOFF、nチャンネルMOSトランジスタM2のゲートは 10 ONとなり、これにより反転部1の出力はLOWレベルに保持される。従って、pチャンネルMOSトランジスタM13およびM15は、それぞれONとOFFとなる。これにより、nチャンネルMOSトランジスタM16のゲートはHIGHレベルでONとなり、従って出力端子(OUT)はLOWレベル(OV)となる。

【0040】入力端子(IN)がLOWレベルのとき、pチャンネルMOSトランジスタM1のゲートはON、nチャンネルMOSトランジスタM2のゲートはOFFとなり、これにより反転部1の出力はHIGHレベルに保持される。従って、pチャンネルMOSトランジスタM13およびM15はそれぞれOFFおよびONとなり、これにより出力端子(OUT)はHIGHレベル(VCC2)となる。上記のように、入力端子(IN)における入力データ信号は反転部1により反転され、その反転されたデータ信号のレベルは、レベルシフターフリップフロップ部2'により電源電圧VCC2に従って変換される。

【0041】入力端子 (IN) においてHIGHからL OWへのデータ変化が起こった場合、pチャンネルMO SトランジスタM1がONに変わり、これによりpチャ ンネルMOSトランジスタM13のゲートがOFFに変 わる。同時にpチャンネルMOSトランジスタM15が ONに変わり、これにより出力端子(OUT)がHIG Hレベルに変化する。同時に、nチャンネルMOSトラ ンジスタM14がONとなり、これにより図4中のノー ドAがLOWレベルとなる。これによりnチャンネルM OSトランジスタM16およびM17が共にOFFとな る。その後、出力端子(OUT)のHIGHレベルが遅 延ブロック4を介して伝達され、nチャンネルMOSト ランジスタM18がONとなる。上記のように、入力端 子(IN)におけるHIGHからLOWへのデータ変化 に伴い、出力端子(OUT)におけるLOWからHIG Hへのデータ変化が生じる。

【0042】入力端子(IN)においてLOWからHIGHへのデータ変化が起こった場合、nチャンネルMOSトランジスタM2がONに変わり、pチャンネルMOSトランジスタM1およびM15がOFFに変わる。従って、nチャンネルMOSトランジスタM2がpチャンネルMOSトランジスタM13をONとし、これにより

nチャンネルMOSトラースタM16およびM17がONとなる。なお、この時にのみ、nチャンネルMOSトランジスタM16, M17およびM18がすべて同時にONとなる。この時、nチャンネルMOSトランジスタM16, M17およびM18の結合された駆動性能により、出力端子(OUT)が極めて高速にLOWレベルに引き下げられる。その後、出力端子(OUT)のLOWレベルが遅延ブロック4を介して伝達され、nチャンネルMOSトランジスタM18がOFFとなる。上記のように、入力端子(IN)におけるLOWからHIGHへのデータ変化に伴う出力端子(OUT)におけるHIGHへのデータ変化に伴う出力端子(OUT)におけるHIGHへのデータ変化に伴う出力端子(OUT)におけるHIGHへのデータ変化に伴う出力端子(OUT)におけるHIGHへのデータ変化に伴う出力端子(OUT)におけるHIGHからLOWへのデータ変化は、電圧変換バッファ回路に遅延駆動部3、が設けられていない場合と比較して大きく高速化される。

【0043】上述のように、この実施の形態2によれ ば、反転部1と、pチャンネルMOSトランジスタM1 3およびM15の駆動性能がnチャンネルMOSトラン ジスタM14およびM16の駆動性能より高くなるよう なアンバランスが導入されたレベルシフターフリップフ ロップ部2'とを備えた、アンバランス化された電圧変 換バッファ回路において、遅延ブロック4と、HIGH からLOWへの出力データ変化を補助するためのnチャ ンネルプルダウンMOSトランジスタM17およびM1 8とを有した、遅延駆動部3'を設けることにより、出 力端子(OUT)におけるHIGHからLOWへのデー タ変化が極めて高速なものとなり、これにより、入力デ ータ信号のHIGHからLOW、およびLOWからHI GHの両方のデータ変化に対しての、レベルシフターフ リップフロップ部2'の高速なフリップフロップ動作が 実現される。

[0044]

【発明の効果】以上のように、この発明による電圧変換バッファ回路によれば、駆動性能のアンバランスを導入した電圧変換バッファ回路における固有の問題を解決し、入力端子におけるデータ信号のHIGHからLOWへのデータ変化およびLOWからHIGHへのデータ変化の両方に対して、出力端子における高速のデータ変化を実現することができる効果がある。

【0045】なお、この発明を特定の例示的な各実施の 形態を用いて説明してきたが、この発明はこれらの実施 の形態に限定されるものではなく、添付した特許請求の 範囲によってのみ限定されるものである。この発明の範 囲と趣旨から離れることなくこの分野の当業者がこれら の実施の形態の変更または修正を行うことが可能である ことが当然理解されるべきものである。

【図面の簡単な説明】

【図1】本発明の実施の形態1による電圧変換バッファ 回路を示す回路図である。

【図2】図1の電圧変換バッファ回路中の遅延駆動部の 構成を示す回路図である。

50

【図3】図1の電圧変換バッファ回路の入力と出力を示すタイミングチャートである。

【図4】本発明の実施の形態2による電圧変換バッファ 回路を示す回路図である。

【図5】一般に用いられている従来の電圧変換バッファ 回路を示す回路図である。

【図6】図5の従来の電圧変換バッファ回路の入力と出力を示すタイミングチャートである。

【符号の説明】

1 反転部

2, 2' レベルシフター リップフロップ部

3, 3' 遅延駆動部

4 遅延ブロック

M1, M3, M5, M7, M8, M13, M15 pチャンネルMOSトランジスタ


M2, M4, M6, M14, M16, M17, M18 nチャンネルMOSトランジスタ

(IN) 入力端子


(OUT) 出力端子

10


【図1】




【図2】



【図3】




【図4】



Best Available Copy





【図6】

